ARM uvádí DynamIQ čipy Cortex-A75, A55 a GPU Mali-G72
29.5.2017, Milan Šurkala, aktualita
Architektura big.LITTLE se dočkala významné obměny v podobě DynamIQ. Ta přinesla rozsáhlejší možnosti konfigurace procesorových jader. Na jejím základě byly uvedeny nové čipy Cortex-A75, A55 a GPU Mali-G72.
Architektura big.LITTLE byla představena koncem roku 2011 a od té doby se rozšířila do většiny mobilních procesorů. Nyní přichází nová generace DynamIQ big.LITTLE, u níž si lze mnohem více hrát s konfiguracemi jednotlivých jader. Nově bude podporováno např. 1+3 nebo 1+7. Jednou z významných změn je také přítomnost sdílené paměti v clusteru (L3 cache). Pokud si tedy jádra mezi sebou potřebují předat data (a to i big s LITTLE), nemusí jít přes celý paměťový subsystém, ale jednoduše využijí rychlejší sdílenou paměť.
V rámci tohoto clusteru také může být více různých jader s různým výkonem i spotřebou, což umožňuje vytvořit výsledný procesor přesně dle daných požadavků. Půjde tedy vytvořit několik podskupin čipů s vlastním řízením a možnosti nastavení budou 4× jemnější než u předchozích generací. Zapracovalo se také na rychlejším přepínání jednotlivých jader mezi stavy zapnuto, ve spánku nebo úplně vypnuto.
S touto novou architekturou byly nyní představeny nové čipy Cortex-A75 a Cortex-A55. V konfiguraci DynamIQ big.LITTLE mohou být maximálně čtyři tato jádra. Každé má 64kB L1 cache, 256kB nebo 512kB L2 cache a volitelně pak může mít celý cluster i sdílenou L3 cache s kapacitou 512 kB až 4 MB. Výkon při výpočtech s celými čísly byl zvýšen o 20 % oproti Cortex-A73 na stejné frekvenci. NEON SIMD instrukce mají zaznamenat o 33-50 % vyšší výkon. Počítá se s frekvencemi až 3,0 GHz.
Úspornější jádra Cortex-A55 přináší o 18 % vyšší výkon u výpočtů s celými čísly než Cortex-A53, efektivita je pak lepší o 15 %. S desetinnými čísly je nárůst už 20 %, NEON SIMD technologie zaznamenala nárůst rovnou 40 %. Zpracovávání JavaScriptu by mělo být rychlejší o 15 %. Díky tomu všemu by uživatelé měli zaznamenat lepší odezvy např. při dotykovém ovládání přístrojů. V tomto případě je možné mít až 8 těchto jader v jednom clusteru. L1 cache může mít 16 kB až 64 kB, L2 cache pak 64 kB až 256 kB a sdílená cache v clusteru pak již zmíněných 512 kB až 4 MB. Zatím se počítá s výrobou TSMC 16FFC procesem, ale od konce roku 2017 by měl být k dispozici i TSMC 7FF proces. Předpokládá se, že tyto procesory se v prvních telefonech a jiných zařízeních objeví počátkem roku 2018.
Mimo nových čipů bylo představeno i nové GPU Mali-G72. To má nabídnout o 25 % vyšší efektivitu (o 17 % vyšší u strojového učení). Hodně se zapracovalo na podpoře virtuální reality, např. by měl být snížen dopad na výkon při použití 8× a 16× MSAA. Zvětšila se velikost bufferu, zrušila se také podpora některých méně používaných složitých instrukcí, které byly nahrazeny sekvencí jednodušších. Celkově je výkon čipu o 40 % vyšší než u Mali-G71.
Zdroj: theregister.co.uk, community.arm.com, anandtech.com
V rámci tohoto clusteru také může být více různých jader s různým výkonem i spotřebou, což umožňuje vytvořit výsledný procesor přesně dle daných požadavků. Půjde tedy vytvořit několik podskupin čipů s vlastním řízením a možnosti nastavení budou 4× jemnější než u předchozích generací. Zapracovalo se také na rychlejším přepínání jednotlivých jader mezi stavy zapnuto, ve spánku nebo úplně vypnuto.
S touto novou architekturou byly nyní představeny nové čipy Cortex-A75 a Cortex-A55. V konfiguraci DynamIQ big.LITTLE mohou být maximálně čtyři tato jádra. Každé má 64kB L1 cache, 256kB nebo 512kB L2 cache a volitelně pak může mít celý cluster i sdílenou L3 cache s kapacitou 512 kB až 4 MB. Výkon při výpočtech s celými čísly byl zvýšen o 20 % oproti Cortex-A73 na stejné frekvenci. NEON SIMD instrukce mají zaznamenat o 33-50 % vyšší výkon. Počítá se s frekvencemi až 3,0 GHz.
Úspornější jádra Cortex-A55 přináší o 18 % vyšší výkon u výpočtů s celými čísly než Cortex-A53, efektivita je pak lepší o 15 %. S desetinnými čísly je nárůst už 20 %, NEON SIMD technologie zaznamenala nárůst rovnou 40 %. Zpracovávání JavaScriptu by mělo být rychlejší o 15 %. Díky tomu všemu by uživatelé měli zaznamenat lepší odezvy např. při dotykovém ovládání přístrojů. V tomto případě je možné mít až 8 těchto jader v jednom clusteru. L1 cache může mít 16 kB až 64 kB, L2 cache pak 64 kB až 256 kB a sdílená cache v clusteru pak již zmíněných 512 kB až 4 MB. Zatím se počítá s výrobou TSMC 16FFC procesem, ale od konce roku 2017 by měl být k dispozici i TSMC 7FF proces. Předpokládá se, že tyto procesory se v prvních telefonech a jiných zařízeních objeví počátkem roku 2018.
Mimo nových čipů bylo představeno i nové GPU Mali-G72. To má nabídnout o 25 % vyšší efektivitu (o 17 % vyšší u strojového učení). Hodně se zapracovalo na podpoře virtuální reality, např. by měl být snížen dopad na výkon při použití 8× a 16× MSAA. Zvětšila se velikost bufferu, zrušila se také podpora některých méně používaných složitých instrukcí, které byly nahrazeny sekvencí jednodušších. Celkově je výkon čipu o 40 % vyšší než u Mali-G71.
Zdroj: theregister.co.uk, community.arm.com, anandtech.com
-100.jpg)
